ELITOPEAN PATENT OFFIC

Patent Abstracts of Japan

PUBLICATION NUMBER

05243222

PUBLICATION DATE

21-09-93

APPLICATION DATE

27-02-92

APPLICATION NUMBER

04041427

APPLICANT: NEC CORP;

INVENTOR:

URABE KOJI;


INT.CL.

H01L 21/3205

TITLE

MANUFACTURE OF

SEMICONDUCTOR DEVICE



ABSTRACT: PURPOSE: To prevent a difference in level on the surface which corresponds to the thickness of an interconnection and thereby to form an accurate resist pattern in the following photolithography process by forming a metal interconnection selectively after formation of an interconnection pattern on an insulating film.

> CONSTITUTION: A laminated metal film constituted of a first conductive film 102 and a second conductive film 103 is formed and an interconnection pattern is formed. Then, on the laminated metal film, a first insulating film 105 and a third conductive film 106 are formed and an interconnection pattern which is nearly the same as the formerly formed interconnection pattern is made on the first insulating film 105 and the third conductive film 106. Nextly, a fourth conductive film 107 is formed on the first insulating film 105 and the second conductive film 103 and then the fourth conductive film 107 on the flat part is removed, being remained only on a side wall part, to expose the surface of the second conductive film 103 again. After that, a fifth conductive film 108 is formed selectively by electrolytic plating on the second conductive film 103. After removing the whole of the third conductive film 106 a part of the fourth conductive film 107, a second insulating film 109 is formed on the fifth conductive film 108 and the first insulating film 105.

COPYRIGHT: (C)1993,JPO&Japio

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-243222

(43)公開日 平成5年(1993)9月21日


(51) Int.Cl.5	識別記号	庁内整理番号	FI			技術表示箇所
H01L 21/3205		7735—4M 7735—4M	H01L	21/88		K B
			គ	審査請求	未請求 請求	項の数3(全 5 頁)
(21)出願番号	特願平4-41427		(71) 出願人	日本電気株式会社		
(22)出願日	平成4年(1992)2	平成4年(1992)2月27日		東京都港区芝五丁目7番1号 明者 占部 耕児 東京都港区芝五丁目7番1号 日本電気株 式会社内		
			(74)代理人		後藤 洋介	(外2名)
			(74)代理人	弁理士	後藤一洋介	(外2名)

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】 (修正有)

【目的】 半導体装置の多層配線に於て、層間絶縁膜を 平坦化する。

【構成】 第1導電膜および第2導電膜よりなる積層導電膜に配線パターンを形成し、積層導電膜上に第1絶縁膜105および第3導電膜を形成し、第1絶縁膜105および第3導電膜に積層導電膜と同一の配線パターンを開孔し第2導電膜を露出させ、開孔部側壁に第4導電膜107を形成し、第2導電膜上にのみ電解メッキ法により選択的に第5導電膜108を形成し、不用な第3導電膜および第4導電膜107を除去し、第1絶縁膜105および第5導電膜108上に第2絶縁膜109を形成する。



1

【特許請求の範囲】

【請求項1】 密着金属としての第1導電膜および該第 1 導電膜上に存在するメッキ密着材料としての第2導電 膜よりなる積層金属膜を形成しパターニングにより配線 バターンを形成する工程と、前記積層金属膜上に第1絶 **緑膜および第3導電膜を形成する工程と、前記第1絶録** 膜および第3導電膜に前記配線パターンとほぼ同一の配 線パターンを開孔し前記第2導電膜の表面を露出させる 工程と、前記第1絶縁膜上および前記第2導電膜上に第 4 導電膜を形成する工程と、平坦部の前記第4導電膜を 10 除去し側壁のみを残しつつ再び前記第2導電膜の表面を 露出させる工程と、前記第2導電膜上に電解メッキ法に より選択的に第5導電膜を形成する工程と、前記第3導 電膜の全部および第4導電膜の一部を除去する工程と、 前記第5導電膜および第1絶縁膜上に第2絶縁膜を形成 する工程を有する事を特徴とする半導体装置の製造方 法。

【請求項2】 前記第2導電膜上に電解メッキ法により 選択的に前記第5導電膜を形成する工程の前に、前記第 3 導重膜および前記第4導電膜の表面を酸化させる工程 を有することを特徴とする請求項1記載の半導体装置の 製造方法。

【請求項3】 前記第2絶縁膜を形成する工程の前に、 前記第1絶縁膜表面と前記第5導電膜表面がほぼ同一の 高さになるように前記第1絶縁膜をエッチバックする工 程を有することを特徴とする請求項 1 記載の半導体装置 の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電解メッキにより形成 30 される半導体装置の製造方法に関し、特に半導体装置の 金属配線および層間絶縁膜の製造方法に関する。

[0002]

【従来の技術】図12に示す通り、タングステンにチタ ンが5~10%添加されたチタンタングステン合金より 構成される第1.導電膜202を、既知の技術であるD. C. マグネトロンスパッタ法を用いて成膜パワー1. 0 ~5. OkW、成膜圧力2~10mTorrとし、0. 05~ 0. 2 μm の厚みで、下層絶縁膜 2 0 1 上に形成し、密 **潜性の改善、メッキ電流の供給を目的として、金、白 40 金、パラジウム等より構成される第2導電膜203を、** D. C. マグネトロンスパッタ法を用いて成膜パワー 5~1.0kW、成膜圧力2~10mTorrの条件の 下、0.01~0.1μmの厚みで第1導電膜202上 に形成する。フォトリソグラフィ技術を用いてポジタイ プフォトレジストより構成される配線成形用マスク20 4 を、1.0~2.0μm の厚みで第2導電膜203上 に選択的に形成し、硫酸金ナトリウム、硫酸、燐酸等よ り構成される電解金メッキ液を用い、第2導電膜203

状電極を腸極として通電し、メッキ温度30~60℃、 電流密度1~4m/cm²の条件の下で電解金メッキを行 い、金より構成される低い電気抵抗を有する第3導電膜 205を0.5~2.0 μ mの厚みで選択的に形成し、 さらに有機溶剤を用いて配線形成用マスク204を除去 する。第3導電膜205は配線全体の電気抵抗の低減を 目的として形成されるものである。

【0003】図13に示す通り、アルゴンガスをソース としたミリング法、CFa、SFaをエッチングガスと した反応性イオンエッチング法により、第3導電膜20 5をエッチングマスクとして下層の第1導電膜202お よび第2導電膜203の不要部分のみをわ除去して、第 1 導電膜202、第2導電膜203、第3導電膜205 より構成される金属配線を形成する。

【0004】図14に示す通り、下層絶縁膜201及び 第3導電膜膜205上に第1絶縁膜206としてプラズ マCVD法によりシリコン酸化膜あるいはシリコン窒化 膜を0.5~2.0μmの厚みで形成する。

【0005】図15に示す通り、第1絶縁膜206上に 第2絶録膜207として有機シリカあるいは無機シリカ 等の塗布膜を形成し熱処理を施した後にエッチパックを 行い、第1 絶縁膜206と第3 導電膜205との間に生 ずる段差を滑らかにする,更に、第1絶縁膜206及び 第2絶録膜207上に第3絶録膜208としてプラズマ CVD法によりシリコン酸化膜あるいはシリコン窒化膜 を 0.5~2.0 μmの厚みで形成する。

[0006]

【発明が解決しようとする課題】上述した従来の半導体 装置の金属配線の形成方法は、以下に示す欠点がある。

【0007】このような配線形成方法においては、配線 が存在する部分と存在しない部分に於て配線の膜厚に相 当する表面段差が生じるため、フォトリソグラフィ工程 に於て正確なレジストパターンを形成することが困難と なっている。

[0008]

【課題を解決するための手段】本発明の半導体装置の金 属配線および層間絶録膜の製造方法は、密着金属として の第1 海電膜および該第1 海電膜上に存在するメッキ密 **着材料としての第2導電費よりなる積層金属膜を形成し** パターニングにより配算パターンを形成する工程と、前 記積層金属膜上に第1絶縁膜および第3導電膜を形成す る工程と、前記第1地録費および第3導電膜に前記配線 パターンとほぼ同一の配線パターンを開孔し前記第2導 電膜の表面を露出させる工程と、前配第1 絶縁膜上およ び前記第2導電膜上に第4導電膜を形成する工程と、平 坦部の前記第4導電膜を除去し側壁のみを残しつつ再び 前記第2導電膜の表面を露出させる工程と、前記第2導 電膜上に電解メッキ法により選択的に第5導電膜を形成 する工程と、前記第3等電膜の全部および第4導電膜の を陰極、白金あるいはチタンに白金を被覆したメッシュ 50 一部を除去する工程と、前記第5導電膜および第1絶縁

i'

膜上に第2 絶縁膜を形成する工程を有する。

[0009]

【作用】本発明の半導体装置の製造方法は、層間絶縁膜 に配線パターンを形成した後に配線金属を選択的に形成 するため、配線膜厚に相当する表面段差は生じない。し たがって、後のフォトリソグラフィ工程に於て正確なレ ジストパターンの形成が可能となる。

[0010]

【実施例】次に本発明の実施例1について図面を参照し て説明する。

[0011] 図1に示す通り、密着金属としてタングス テンにチタンが5~10%添加されたチタンタングステ ン合金より構成される第1導電膜102を、既知の技術 であるD. C. マグネトロンスパッタ法を用いて成膜パ ワー1. 0~5. 0kW、成膜圧力2~10mTorrとし、 0. 05~0. 2 um の厚みで、下層絶縁膜101上に 形成する。続いて、密着性の改善、メッキ電流の供給を 目的として、金、白金、パラジウム等より構成される第 2 導電膜 1 0 3 を、D. C. マグネトロンスパッタ法を 用いて成膜パワー $0.5\sim1.0$ km、成膜圧力 $2\sim10$ 20 膜するために、配線膜厚に相当する段差は生じない。 mTorrの条件の下、0. 01~0. 1 μm の厚みで第1 **導電膜102上に形成し、既知の手法であるフォトリソ** グラフィ技術、ドライエッチング技術等を用いて、第1 導電膜102及び第2導電膜103より構成される積層 **導電膜の配線パターンを形成する。**

【0012】図2に示す通り、下層絶縁膜101及びパ ターニングされた第2導電膜上に第1絶縁膜105とし てプラズマCVD法によりシリコン酸化膜あるいはシリ コン窒化膜を $0.5\sim2.0\mu$ mの厚みで形成し、続い て第3 導電膜106 としてチタンタングステン合金をス 30 パッタ法を用いて第1絶縁膜105上に0.05~0. 2 μπ の厚みで形成する。

【0013】図3に示す通り、既知の手法であるフォト リソグラフィ技術、ドライエッチング技術法等を用い て、第1導電膜102及び第2導電膜103より構成さ れる積層導電膜と同一の配線パターンを開口し、第2導 電膜103を露出させる。

【0014】図4に示す通り、第1絶縁膜105及び第 2 導電膜103上に第4導電膜107としてチタンタン グステン合金をスパッタ法により 0.05~0.2μm の厚みで形成する。

[0015] 図5に示すように、第4導電膜107にド ライエッチングを施すことにより平坦部の第3導電膜1 06および側壁部の第4導電膜107を残しつつ第2導 電膜103を露出させる。 続いて酸素雰囲気中での熱処 理あるいは酸素プラズマに曝すことにより第3導電膜1 06及び第4導電膜107の表面を酸化させる。

【0016】図6に示す通り、硫酸金ナトリウム、硫 酸、燐酸等より構成される電解金メッキ液を用い、第3 導電膜106及び第4導電膜107をメッキ電流経路、

第2導電膜103を陰極、白金あるいはチタンに白金を 被覆したメッシュ状電極を陽極として通電し、メッキ温 度30~60℃、電流密度1~4mA/cm²の条件の下で 電解金メッキを行い、金より構成される低い電気抵抗を 有する第5導電膜108を0.5~2.0μm の厚みで 第2導電膜103上に選択的に形成する。第3導電膜1 06及び第4導電膜107の表面を酸化させ絶縁体とす ることにより第3導電膜106及び第4導電膜107の 表面へのメッキ金の析出を防いでいる。

【0017】図7に示す通り、第3導電膜106および 10 第4導電膜107の一部を等方性エッチングにより除去 した後、第5導電膜108の安定化のために熱処理を施 す。

[0018] 図8に示す通り、第1絶縁膜105および 第5導電膜108上に第2絶縁膜109としてプラズマ CVD法によりシリコン酸化膜あるいはシリコン窒化膜 を 0. 5~2. 0 μm の厚みで形成する。

【0019】このようにして形成された金属配線は、前 もって層間絶縁膜が形成された配線パターンに配線を成

【0020】次に本発明の実施例2について図面を参照 して説明する。

【0021】図9に示す通り、実施例1と同様の手法お よび材料を用いて、第1導電膜102および第2導電膜 103から構成される積層導電膜の形成された下層絶縁 膜101上に、第1絶縁膜105、第3導電膜106を 形成し、第2導電膜103と同一の配線パターンを開口 した後、第1絶縁膜105および第2導電膜103上に 第4導電膜107を形成し、平坦部の第3の導電膜10 6 および側壁部の第4導電膜107を残しつつ第2導電 膜103を露出させ、第2導電膜103上にのみ第5導 電膜108を形成し、平坦部の第3導電膜106および 側壁部の第4導電膜107を除去する。

[0022] 図10に示すように第1絶縁膜105の表 面と第5導電膜108の表面が同一の高さになるように 異方性ドライエッチングにより第1 絶縁膜105のエッ チパックを行う。

[0023] 図11に示す通り、第1絶縁膜105およ び第5導電膜108上に第2絶縁膜109としてプラズ マCVD法によりシリコン酸化膜あるいはシリコン窒化 膜を $0.5\sim2.0$ μ m の厚みで形成する。この様にし て形成された金属配線では、第1 絶縁膜と金属配線との 間に生ずる段差をエッチバックにより低減しているの で、第2絶縁膜109は更に平坦化されている。

[0024]

【発明の効果】以上説明したように本発明の半導体装置 の金属配線および層間絶縁膜の製造方法は、絶縁膜に形 成された配線パターンに配線金属を成膜するため、従来 例に於て生じる配線膜厚に相当する段差は発生しない。

50 したがって、後のフォトリソグラフィ工程に於て正確な

(4)

特開平5-243222

レジストパターンの形成が可能となり多層配線を形成することが容易となる。 【図面の簡単な説明】 【図1】本発明の実施例1の工程縦断面図である。

【図2】本発明の実施例1の工程縦断面図である。

【図3】本発明の実施例1の工程縦断面図である。

【図4】本発明の実施例1の工程縦断面図である。

【図5】本発明の実施例1の工程縦断面図である。

【図6】本発明の実施例1の工程縦断面図である。

【図7】本発明の実施例1の工程縦断面図である。

【図8】本発明の実施例1の工程縦断面図である。 【図9】本発明の実施例2の工程縦断面図である。

【図10】本発明の実施例2の工程縦断面図である。

【図11】本発明の実施例2の工程縦断面図である。

【図12】従来の半導体装置の金属配線形成方法の工程

縦断面図である。 【図13】従来の半導体装置の金属配線形成方法の工程

縦断面図である。

【図14】従来の半導体装置の金属配線形成方法の工程 縦断面図である。 【図15】従来の半導体装置の金属配線形成方法の工程 縦断面図である。

【符号の説明】

101 下層絶縁膜

102 第1導電膜

103 第2導電膜

104 配線形成用マスク

105 第1絶縁膜

106 第3導電膜

10 107 第4導電膜

108 第5導電膜

109 第2絶縁膜

201 下層絶縁膜

202 第1導電膜

 203
 第2導電膜

 204
 配線形成用マスク

205 第3導電膜

206 第1 絶縁膜


207 第2絶録膜


20 208 第3 絶縁膜


[図1]

【図2】

【図3】









(5)

特開平5-243222


[図10]




[図12]




【図14】



【図11】



[図13]



【図15】

